 |
Spesifikasi:
|
 |
Spesifikasi :
|
Percobaan ini terkait Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan juga akan dikirim.Pada rangkaian percobaan 1, kita merangkai rangkaian shift register dengan 4 buah JK Flip-Flop yang mana output dari rangkaian JK Flip-Flop terhubung ke logicprobe dan ke kaki J pada rangkaian JK Flip-Flop sebelumnya, sementara itu clock pada JK Flip-Flop dipasang secara paralel dan dihubungkan ke gerbang AND yang terhubung ke switch B2 dan sumber clock. Kaki K pada JK Flip-Flop terhubung ke output Q' rangkaian JK Flip-Flop selanjutnya. Untuk kaki S pada JK Flip-Flop terhubung ke switch B3-B6 sedangkan kaki R pada JK Flip-Flop terhubung secara paralel dan dihubungkan ke switch B0.SImulasikan rangkaian memvariasikan switch sesuai kondisi yang ada pada jurnal. Dapat dilihat setelah divariasikan maka didapat secara berurut, rangkaian SISO, SIPO, PISO dan PIPO.
1. Analisa Output yang dihasilkan tiap-tiap kondisi!
Jawab :
Pada kondisi 1 terdapat switch B3-B6 diberi logika 0, B0 dan B2 diberi logika 1, sedangkan untuk B1 = X yng mana B1 merupakan switch yang digunakan untuk menguji rangkaian pada D'Lorenzo. Ketika seluruh switch sudah diatur sesuai kondisi didapat input yang masuk pada secara satu persatu dan outputnya juga keluar secara satu persatu. yang mana kondisi ini merupakan shift register SISO
Pada kondisi 2 terdapat switch B3-B6 diberi logika 0, B0 diberi logika 1 , B2 = ↓ yang berarti fall time dimana kondisinya dari 1 ke 0 dan B1 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo. atur switch sesuai kondisi lalu dapat dilihat bahwa input yang masuk secara satu persatu atau mengalami pergeseran sedangkan outputnya keluar secara serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register SIPO.
Pada kondisi 3 dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B1 diberi logika 0 , B0 dan B2 diberi logika 1. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya keluar secara satu persatu atau mengalami pergeseran. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PISO (Paralel In Serial Out) yang mana input masuk secara serentak dan outputnya mengalami pergeseran.
Pada kondisi 4 dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B0 diberi logika 1 , B1 dan B2 diberi logika 0. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya juga keluar secara bersamaan atau serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PIPO (Paralel In Paralel Out) yang mana input masuk secara serentak dan outputnya juga keluar secara serentak.
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip-Flop, bandingkan output yang didapatkan.Jawab:Gerbang AND dihapus dan sumber clock langsung dik hubungkan ke FF, output yang dihasilkan sama saja yaitu keluar satu persatu dengan input satu persatu juga.
➤Download HTMLklik disini➤Download Simulasi Rangkaianklik disini➤Download Video Praktikumklik disini➤Download Datasheet AND 4073klik disini➤Download Datasheet OR 4071klik disini➤Download Datasheet XOR 4030klik disini
➤Download Datasheet LEDklik disini
➤Download datasheet Resistorklik disini➤Download datasheet Switchklik disini
Tidak ada komentar:
Posting Komentar